if-else

if-else

Если выражение в if принимает значение true, то будет выполнена первая инструкция. Если выражение принимает значение false и если существует блок else, то будет выполнен блок else.

Синтаксис

if (expression)
  [statement]

if (expression)
  [statement]
else
  [statement]

if (expression) begin
  [multiple statements]
end else begin
  [multiple statements]
end

if (expression)
  [statement]
else if (expression)
  [statement]
else
  [statement]

Пример

module if_else_tb;
  int x = 4;
  initial begin
    if (x == 3)
      $display("x is %0d", x);
    else if (x == 5)
      $display("x is %0d", x);
    else
      $display("x is neither 3 nor 5");
  end
endmodule

Результат исполнения

x is neither 3 nor 5

В SystemVerilog добавлены варианты unique и priority:

• unique-if

• unique0-if

• priority-if

unique/priority

unique-if и unique0-if оценивают условия в любом порядке и выполняют следующие действия:

• сигнализирует об ошибке, если ни одно из условий if не соответствует, если нет явного указания else.

• сигнализирует об ошибке, если найдено более 1 совпадения в условиях if else

В отличие от unique-if, unique0-if не сообщает о нарушении, если ни одно из условий не соответствует.

Пример

module tb;
  int x = 4;

  initial begin
    unique if (x == 3)
      $display ("x is %0d", x);
    else if (x == 5)
      $display ("x is %0d", x);
    else
      $display ("x is neither 3 nor 5");

    unique if (x == 3)
      $display ("x is %0d", x);
    else if (x == 5)
      $display ("x is %0d", x);
  end
endmodule

Результат исполнения

x is neither 3 nor 5
ncsim: *W,NOCOND: Unique if violation:  Every if clause was false.
            File: ./testbench.sv, line = 18, pos = 13
           Scope: tb
            Time: 0 FS + 1

priority-if оценивает все условия в последовательном порядке и сообщает, когда ни одно из условий не выполняется или если в окончательной конструкции if нет предложения else.